0模數轉換器（ADC）中的採樣現象引發了混疊和電容反衝問題，為了解決這些問題，設計人員使用了濾波器和驅動放大器，這帶來了自己的挑戰。這使得在中帶寬應用領域實現精確的直流和交流性能成為一個挑戰，設計人員最終為此付出了折衷的系統目標。
ADC通過簡化信號鏈來固有地並顯着地解決採樣問題。它們消除了對抗混疊濾波器和緩衝器的需求，並解決了信號鏈偏移誤差和與其他組件相關的漂移問題。這些好處可縮小解決方案的規模，簡化解決方案設計，並改善系統的相位匹配和整體延遲。
數據的數字化涉及採樣和量化的兩個基本過程，如圖1所示。採樣是第一步，其中使用採樣將連續時間變化的模擬信號x（t）轉換為離散時間信號x（n）。頻率fS。結果平均間隔為1/TS（fS=1/TS）。
圖1.數據採樣
第二步是量化，將這些離散時間樣本的值近似為有限的可能值之一，並用數字代碼表示，如圖1所示。量化為一組有限的值會導致數字化錯誤，稱為量化噪聲。
採樣過程還會導致混疊，在混疊中，我們會看到輸入信號的折返及其在採樣和保持時鐘頻率附近的諧波。奈奎斯特准則要求採樣頻率至少是信號中包含的最高頻率的兩倍。如果採樣頻率小於最大模擬信號頻率的兩倍，則將發生稱為混疊的現象。
為了理解混疊在時域和頻域中的含義，首先考慮如圖2所示採樣的單音正弦波的時域表示形式。在此示例中，採樣頻率fS不至少2fa，但僅略高於模擬輸入頻率fa，因此無法滿足奈奎斯特標準。請注意，實際樣本的模式會在等於fS–fa的較低頻率下產生混疊正弦波。
圖2.混疊：時域表示。
圖3.混疊：在頻域中的表示。
這種情況的相應頻域表示如圖3所示。
奈奎斯特帶寬定義為從直流到fS/2的頻譜。頻譜被劃分為無數個奈奎斯特區，每個區的寬度等於0.5fS。實際上，理想的採樣器由ADC和FFT處理器代替。FFT處理器僅提供從直流到fS/2的輸出；也就是説，出現在第一個奈奎斯特區域中的信號或別名。
考慮由理想脈衝採樣器在頻率fS採樣的頻率為fa的單頻正弦波的情況（見圖1）。還假設fS》2fa。採樣器的頻域輸出在fS的每一個倍數附近顯示原始信號的別名或圖像。也就是説，在等於|的頻率下±KfS±fa|，K=1、2、3、4，依此類推。
現在考慮信號在圖3中第一個Nyquist區域之外的情況。信號頻率僅略小於採樣頻率，這與圖2時域表示中所示的條件相對應。請注意，即使信號在第一個奈奎斯特區域之外，其圖像（或別名）fS–fa落在內部。返回圖3，很明顯，如果一個不想要的信號出現在fa的任何鏡像頻率上，它也會出現在fa上，從而在第一奈奎斯特區中產生一個雜散頻率分量。
應對精度性能挑戰
對於高性能應用，系統設計人員需要解決量化噪聲，混疊和採樣過程中產生的開關電容器輸入採樣問題。兩種類型的精密ADC（即工業上可用的逐次逼近寄存器（SAR）和sigma-deltaADC）都是使用基於開關電容器的採樣技術設計的。
量化噪聲
在理想的NyquistADC中，ADC的LSB大小將確定在進行模數轉換時添加到輸入的量化噪聲。該量化噪聲分佈在fS/2的帶寬上。為了對抗量化噪聲，第一種技術是過採樣，即以比奈奎斯特頻率高得多的速率採樣輸入信號，以提高信噪比（SNR）和分辨率（ENOB）。在過採樣中，採樣頻率選擇為Nyquist頻率（2×fIN）的N倍，結果，現在相同的量化噪聲必須在N倍Nyquist頻率上擴展。這也放寬了對抗混疊濾波器的要求。過採樣率（OSR）定義為fS/2fIN，其中fIN是感興趣的信號BW。作為一般準則，對ADC進行四倍的過採樣可提供額外的分辨率，或動態範圍增加6dB。增加過採樣率將導致整體噪聲降低，並且由於過採樣而導致的動態範圍（DR）改善為ΔDR=10log10OSR，以dB為單位。
過採樣在本質上與集成的數字濾波器和抽取功能一起使用和實現。Σ-ΔADC中的基本過採樣調製器對量化噪聲進行整形，以使其大部分出現在目標帶寬之外，從而導致低頻處的整體動態範圍增加，如圖4所示。數字低通濾波器（LPF））然後去除感興趣帶寬之外的量化噪聲，抽取器將輸出數據速率降低迴奈奎斯特速率。
圖4.過採樣示例。
噪聲整形是另一種減少量化噪聲的技術。在sigma-deltaADC中，在環路濾波器之後的環路內使用低分辨率量化器（一位到五位）。DAC用作反饋，從輸入中減去量化信號，如圖5所示。
圖5.噪聲整形。
積分器將不斷總結量化誤差，從而將量化噪聲整形為更高的頻率，然後可以使用數字濾波器對其進行濾波。圖6説明了典型sigma-deltaADC輸出x［n］的功率譜密度（PSD）。噪聲整形斜率取決於環路濾波器H（z）的階數（見圖11），為（20×n）dB/十倍頻程，其中n是環路濾波器的階數。通過將噪聲整形和過採樣相結合，sigma-deltaADC可實現高分辨率帶內。帶內帶寬等於fODR/2（ODR代表輸出數據速率）。通過增加環路濾波器的階數或通過增加過採樣率可以獲得更高的分辨率。
圖6.過採樣和噪聲整形圖。
混疊
為了在高性能應用中消除混疊，使用了更高階的抗混疊濾波器來避免任何數量的折返。抗混疊濾波器是一種低通濾波器，其帶寬限制了輸入信號，並確保信號中沒有超出可以折返的目標帶寬的頻率分量。濾波器的性能將取決於帶外信號與fS/2的接近程度以及所需的衰減量。
對於SARADC，輸入信號帶寬和採樣頻率之間的差距並不大，因此我們需要一個更高階的濾波器，這需要具有更高功率和更大失真的複雜，更高階濾波器設計。例如，如果200kSPS採樣速度SAR的輸入帶寬為100kHz，則抗混疊濾波器將需要拒絕大於100kHz的輸入信號，以確保沒有混疊。這需要非常高階的濾波器。圖7顯示了陡峭的曲線需求。
圖7.別名要求。
如果選擇400kSPS的採樣速度來放寬濾波器的階數，則對於》300kHz的輸入頻率，則需要抑制。增加採樣速度將增加功率，對於雙倍速度，功率也將增加一倍。由於採樣頻率遠高於輸入帶寬，因此，以功率為代價的進一步過採樣將進一步放寬抗混疊濾波器的要求。
在sigma-deltaADC中，輸入以更高的OSR進行過採樣，因此抗混疊濾波器的要求有所放寬，因為採樣頻率遠高於輸入帶寬，如圖8所示。
圖8.sigma-delta中的抗混疊濾波器要求。
圖9給出了SAR和離散時間sigma-delta（DTSD）架構的AAF複雜度的想法。如果我們採用100kHz的–3dB輸入帶寬以在採樣頻率fS處實現102dB衰減，則DTSDADC將需要二階抗混疊濾波器，而在fS處獲得相同的衰減將需要使用SARADC。
對於連續時間sigma-delta（CTSD）ADC，衰減是固有的，因此我們不需要任何抗混疊濾波器。
圖9.各種架構的AAF過濾器要求。
這些濾波器可能是系統設計人員的痛點，他們必須針對它們在目標頻段內提供的下垂進行優化，並提供儘可能多的抑制。它們還會給系統增加許多其他誤差，例如失調，增益，相位誤差和噪聲，從而降低其性能。
而且，高性能ADC本質上是差分的，因此我們需要兩倍數量的無源元件。為了在多通道應用中獲得更好的相位匹配，信號鏈中的所有組件都必須匹配良好。結果，需要公差更嚴格的組件。
開關電容輸入
開關電容器輸入採樣取決於採樣輸入到電容器上的建立時間，這會在採樣開關打開/關閉時產生對充電/放電瞬態電流的需求。這被稱為輸入上的反衝，並且需要能夠支持這些瞬態電流的輸入驅動放大器。同樣，要求在採樣時間結束時穩定輸入，並且採樣輸入的精度決定ADC的性能，這意味着驅動放大器需要在反衝事件之後迅速穩定下來。這導致需要一種高帶寬驅動器，該驅動器應支持快速建立並吸收開關電容器工作的反衝。在開關電容輸入中，每當採樣打開時，驅動器就必須立即為保持電容提供電荷。如果驅動器具有足夠的帶寬功能，則只能及時提供電流的突然激增。由於開關的寄生效應，採樣時會在驅動器上產生反衝。如果反衝在下一次採樣之前沒有穩定下來，將導致採樣錯誤，從而破壞ADC輸入。
圖10.採樣反衝。
圖10顯示了DTSDADC的反衝。例如，如果採樣頻率為24MHz，則數據信號需要穩定在41ns之內。由於基準也是開關電容輸入，因此基準輸入引腳上也需要高帶寬緩衝器。這些輸入信號和參考緩衝器會增加噪聲並降低信號鏈的整體性能。此外，來自輸入信號驅動器的失真分量（在S＆H頻率附近）進一步增加了抗混疊要求。同樣，對於開關電容輸入，採樣速度的變化將導致輸入電流變化。這可能會導致系統重新調整，以減少驅動ADC時驅動器或前一級產生的增益誤差。
連續時間Sigma-DeltaADC
CTSDADC是一種可替代的sigma-deltaADC架構，它利用了過採樣和噪聲整形等原理，但是具有實現採樣操作的另一種方式，可帶來明顯的系統優勢。
圖11顯示了DTSD架構和CTSD架構的比較。正如我們在DTSD架構中看到的那樣，在循環之前對輸入進行採樣。環路濾波器H（z）在時間上是離散的，並使用開關電容積分器實現。反饋DAC也是基於開關電容的。由於輸入端有采樣，這將導致fS的混疊問題，因此在採樣之前，需要在輸入上附加一個抗混疊濾波器。
圖11.離散時間和連續時間模塊化框圖。
CTSD在輸入處沒有采樣器。而是在循環內部的量化器處對其進行採樣。環路濾波器現在使用連續時間積分器是連續時間的，反饋DAC也是如此。與成形的量化相似，由於採樣引起的混疊也成形。這樣就產生了幾乎不採樣的ADC，從而形成了自己的一類。
與DTSD不同，CTSD的採樣頻率是固定的，而DTSD可以很容易地調整調製器的採樣頻率。同樣，與開關電容器等效物相比，CTSDADC對抖動的容忍度更低。現成的晶體或CMOS振盪器為本地ADC提供低抖動時鐘，從而有助於避免在隔離狀態下傳輸低抖動時鐘並降低EMC。
CTSD的兩個主要優點是固有的混疊抑制以及信號和參考的電阻輸入。
固有的抗鋸齒
在循環內移動量化器會導致固有的混疊抑制。如圖12所示，輸入信號在被採樣之前先經過環路濾波器，而在量化器處引入的折返（混疊）誤差也可以看到該濾波器。信號和混疊誤差將具有與sigma-delta環路相同的噪聲傳遞函數，並且在sigma-delta架構中將具有與量化噪聲相似的噪聲整形。因此，CTSD環路的頻率響應自然會拒絕採樣頻率整數倍附近的輸入信號，用作抗混疊濾波器。
圖12.CTSD調製器的頻率響應。
電阻輸入
與採樣保持配置相比，在信號輸入和參考輸入上具有電阻輸入使驅動更加容易。使用恆定的電阻輸入，不會產生反衝，並且可以完全卸下驅動器。輸入無失真，如圖13所示。由於輸入電阻恆定，因此消除了因增益誤差而對系統進行的重新調諧。
圖13.CTSD的輸入設置。
即使ADC具有單極性電源，模擬輸入也可以是雙極性的。這樣可以消除從雙極性前端到ADC的電平轉換的需要。ADC的直流性能可能與輸入電阻現在具有與輸入共模相關的電流以及輸入電流不同。
參考負載也是電阻性的，可以減少開關反衝，因此不需要單獨的參考緩衝器。低通濾波器的電阻器可以在片上製成，以便可以與片上電阻性負載一起跟蹤（因為它們可能是相同的材料），以減少增益誤差温度漂移。
CTSD體系結構並不是新事物，但是工業和儀器市場的大趨勢要求在更高帶寬下具有直流和交流精度性能。此外，客户更喜歡能夠滿足大多數解決方案的單一平台設計，從而縮短了產品上市時間。
由於具有優於其他類型ADC的眾多優勢，CTSD架構已成為從高性能音頻到蜂窩手機RF前端的廣泛應用中的選擇。好處包括更高的集成性和更低的功耗，但也可能而且更重要的是，因為使用CTSD解決了許多重要的系統級問題。由於許多技術缺陷，CTSD的使用以前僅限於相對音頻頻率/帶寬和較低的動態範圍。因此，高性能奈奎斯特速率轉換器（如逐次逼近型ADC和過採樣DTSD轉換器）已成為用於高精度，高性能/中帶寬應用的主流解決方案。
但是，最近的技術突破已經克服了許多限制。例如，AD7134ADI公司支持基於CTSD的高精度DC至400kHz帶寬ADC，該ADC達到了更高的性能規格，同時提供了DC精度，從而為高性能儀器應用中的許多重要系統級問題提供瞭解決方案。AD7134還集成了異步採樣率轉換器（ASRC），該轉換器以固定的CTSD採樣速度得出的可變數據速率提供數據。輸出數據速率可以獨立於調製器採樣頻率，並且可以成功地將CTSDADC用於不同的顆粒吞吐量。在粒度級別上靈活更改輸出數據速率的靈活性還使用户能夠使用相干採樣。
固有的別名拒絕功能消除了對抗混疊濾波器的需求，從而減少了組件，並減小了解決方案的尺寸。更重要的是，不再出現抗混疊濾波器帶來的性能問題，例如下垂，諸如偏移，增益和相位誤差之類的誤差以及系統中的噪聲。抗混疊濾波器還會根據所需的抑制顯着增加信號鏈中的整體延遲。去除濾波器可完全消除該延遲，從而在嘈雜的數字控制環路應用中實現精確轉換。
在系統級別沒有抗混疊濾波器的情況下，可以大大改善多通道系統中的相位匹配。這在要求低通道間失配的應用中特別有用，例如振動監測，功率測量，數據採集模塊和聲納。由於其固有的濾波作用，CTSDADC在系統級以及IC本身內部也不受任何干擾。在DTSDADC和SARADC中，必須格外小心，以使ADC採樣時的干擾更少。而且，由於固有的濾波作用，將不受電源線干擾的影響。使用恆定電阻模擬輸入和參考輸入，也可以完全消除驅動器要求。同樣，這可以解決性能問題，例如偏移，增益，
由於顯着減少了設計元素的數量，因此實現精度性能的努力非常少。這樣可以縮短設計時間，縮短客户產品上市時間，簡化BOM管理並提高可靠性。卸下抗混疊濾波器，驅動器和參考緩衝器將大大減少系統板的面積。儀表放大器可用於直接驅動ADC。例如，對於AD7134，由於它是僅差分輸入的ADC，因此它具有差分儀表放大器，例如LTC6373可以用作驅動程序。圖14中的比較顯示了基於離散時間的信號鏈和基於連續時間的信號鏈的信號鏈。與等效的基於離散時間的信號鏈相比，我們的實驗表明節省了70％的面積，這使其成為高密度多通道應用的絕佳選擇。
總而言之，這種方法可顯着減小系統尺寸，簡化信號鏈設計，使系統更堅固，並通過簡單的設計就可縮短上市時間，而無需犧牲精密儀器應用所需的任何性能參數。
圖14.基於離散時間（左）和基於連續時間（右）的信號鏈比較。
圖15.離散時間和連續時間信號鏈的大小比較。
編輯：hfy
工商網監
評論